



ARQUITECTURA DE COMPUTADORAS

CAPÍTULO 9 - MEMORIAS

AGENDA

- Clasificación de memorias
- Memorias RAM estáticas y dinámicas
- Jerarquía de memorias
- Memorias caché
- Memoria principal
- La memoria como en un espacio logico
- Administración de memorias externas

CLASIFICACIÓN DE LAS MEMORIAS

Modo de Acceso

Aleatorio

Secuencial

Asociativo

Operaciones que aceptan

Lectura

Lectura
Escritura

Duración de la información

Volátiles


No volátiles

MEMORIAS RAM ESTÁTICAS Y DINÁMICAS


- Memorias SRAM (Static Random Access Memory)
 - Volátiles
 - A base de elementos biestables
 - Solo modificado mediante proceso de escritura
 - Inalterable si permanece conectado a una fuente de suministro
- Memorias DRAM (Dynamic Random Access Memory)
 - Volátiles
 - Su información se degrada con el transcurso del tiempo (aún conectadas)
 - Utiliza condensadores (capacitores)
 - Requiere restablecer valor cada cierto tiempo (ciclo de refresco)
 - Mas lentas que las SRAM
 - Mayor capacidad que la SRAM
 - Controlador de memoria a cargo del refresco y del acceso

RAM CON ACCESO DIRECTO


Para acceder de forma aleatoria se organiza la memoria de manera matricial, en “p” filas y “q” y es asociado a un componente de selección (un decodificador) del tipo $2^n = p$ palabras de q bits.



INTERCONEXIÓN DEL CHIP




CELDA DE UNA SRAM



MEMORIA DE CONTENIDO DIRECCIONABLE

- Requiere que cada celda este asociado a un circuito de asociación.
- Realiza la búsqueda en la memoria completa en una sola operación.



JERARQUÍA DE MEMORIAS


- Velocidad de Acceso
- Costo de Celda
- Capacidad de Almacenamiento

JERARQUÍA DE MEMORIAS

EN LOS SISTEMAS ACTUALES

- Registros
 - Memoria Caché
 - Memoria DRAM
 - Memoria secundaria, auxiliar o externa
- Acceso
Directo



MEMORIAS CACHÉ






MEMORIAS CACHE

MÉTODO DE INTERCONEXIÓN

- Conexión en Serie
 - Conexión en Paralelo
- 
- 
- 


MEMORIAS CACHE

MÉTODO DE INTERCONEXIÓN - SERIE



MEMORIAS CACHE

MÉTODO DE INTERCONEXIÓN - PARALELO



MEMORIAS CACHE CACHING

Proceso de calculo de probabilidad de uso de posiciones de memora acorde a:

- Cercanía espacial
- Cercanía temporal

MEMORIAS CACHE

TRADUCCIÓN DE DIRECCIONES FÍSICAS

- Totalmente asociativa
- Correspondencia Directa (Asociativa de una vía)
- Asociativa de conjunto

MEMORIAS CACHÉ

TRADUCCIÓN DE DIRECCIONES FÍSICAS – TOTALMENTE ASOCIATIVA

En caché

Etiqueta del bloque 127

0	0	0	0	0	0	0	0	1	1	1	1	1	1	1
---	---	---	---	---	---	---	---	---	---	---	---	---	---	---

Línea

Contenido del byte expresado en hexadecimal

25	57	2B	33	32	01	44	62	29	A1	CD	14	F4	63	00	45	DA	20	09	34	69	BB	53	35	43	DB	30	52	35	10	54	15
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Número de byte dentro del bloque expresado en decimal

MEMORIAS CACHE

TRADUCCIÓN DE DIRECCIONES FÍSICAS – CORRESPONDENCIA DIRECTA

	<i>Etiquetas</i>	<i>7</i>	<i>6</i>	<i>5</i>	<i>4</i>	<i>3</i>	<i>2</i>	<i>1</i>	<i>0</i>
0	1001	A4	54	79	32	45	22	F0	56
1	0111	14	52	33	8D	B5	34	45	32
2	1001	00	FF	64	31	11	A6	33	24
3	0011	32	63	CC	C3	FA	1F	33	53
4	1010	76	88	64	46	25	37	F3	FA
5	0100	DC	14	33	96	8A	7B	34	F0
6	0010	15	37	A1	85	AA	B6	42	13
7	1001	77	76	34	90	00	15	61	24

9 8 7 6	5 4 3	2 1 0
Etiqueta	Línea	Byte

MEMORIAS CACHE

TRADUCCIÓN DE DIRECCIONES FÍSICAS – ASOCIATIVA DE CONJUNTO

Vía o conjunto 0									
Etiquetas	7	6	5	4	3	2	1	0	
0	1001	A4	54	79	32	45	22	F0	56
1	0111	14	52	33	8D	B5	34	45	32
2	1001	00	FF	64	31	11	A6	33	24
3	0011	32	63	CC	C3	FA	1F	33	53
4	1010	76	88	64	46	25	37	F3	FA
5	0100	DC	14	33	96	8A	7B	34	F0
6	0010	15	37	A1	85	AA	B6	42	13
7	1001	77	76	34	90	00	15	61	24

Vía o conjunto 1									
Etiquetas	7	6	5	4	3	2	1	0	
0	1011	BB	45	95	69	56	11	81	63
1	0100	35	54	A7	B3	B5	00	31	66
2	0000	00	00	00	00	00	00	00	00
3	0010	24	35	CD	B2	F1	31	23	32
4	0110	36	99	75	64	31	33	DD	00
5	1111	00	00	00	00	00	00	00	00
6	1010	25	36	FF	45	44	32	12	99
7	1101	88	84	01	50	34	64	BB	C1

MEMORIAS CACHE


POLÍTICAS DE REEMPLAZO DE CACHÉ

- Least Recently Used (LRU) – Uso menos reciente
- FIFO
- Aleatorio


MEMORIAS CACHE

POLÍTICAS DE ACTUALIZACIÓN DE MEMORIA PRINCIPAL

- Escritura Inmediata (Write through)



- Escritura Obligada (Write back)




MEMORIA PRINCIPAL

Un procesador, acorde al bus de direcciones asociado limitará la cantidad de memoria direccionable, con lo cual si tenemos un bus de 8 direcciones será posible tener una cantidad memoria máxima (por direccionamiento) de 256 bytes (256 bloques de memoria de 8 bits).

MEMORIA PRINCIPAL

MEMORIA A NIVEL LÓGICA DIGITAL



MEMORIA PRINCIPAL

LA MEMORIA COMO UN ESPACIO LÓGICO

- El procesador no hace diferencia entre las distintas tecnologías que pueden constituir una memoria principal.
- Un sistema operativo es el encargado de gestionar eficientemente la memoria.
- Esto implica una traducción o mapeo que permite:
 - Menor cantidad de memoria que la direccionable
 - Mayor cantidad de memoria que la direccionable

MEMORIA PRINCIPAL

ALMACENAMIENTO BIG-ENDIAN Y LITTLE-ENDIAN

